Page 142 - 《真空与低温》2025年第3期

仲子琪等：芯片级原子束钟真空腔技术研究 413

0 引言 合、焊料键合和黏合剂键合等 [10-12] 技术中优选。

原子钟是最精确的时间和频率标准装置 ，在
[1]
玻璃盖板
通信、勘测、雷达、基础研究等领域发挥着重大作
用 [2-3] 。目前的原子钟应用系统都迫切需求小体积 上层硅片
和低功耗，相应要求原子钟实现微型化、芯片化和
集成化。 中层玻璃
高精度光学原子钟受限于其工作原理，难以实
[4]
现小型化 。传统的微波原子束钟，机械加工的微 下层硅片
[5]
波腔体积难以减小 。基于 MEMS 技术的相干布
居囚禁（CPT）芯片钟，是目前唯一实现商品化的芯 玻璃底板
片级原子钟 。但 CPT 原子钟的高气压环境会影
[6]
响器件频率的长期稳定性，限制了其更广泛应用。 图 1 原子束钟真空腔结构示意图
近年来激光冷却、光子集成及真空科技的进 Fig. 1 Schematic diagram of the vacuum cavity structure of
步，使得利用 CPT 芯片钟工艺实现微波原子束钟 atomic beam clock
的微型化成为可能。2023 年，美国国家标准与技 阳极键合是玻璃与硅片封装的首选工艺，具有
[7]
术研究院等实现了首个芯片级原子束钟 。该器 温度低、强度大、工艺简单的优点 [13-14] 。阳极键合
件工作原理和传统微波原子束钟相同，但制备完全 适合构建真空，键合界面中空气及水分子被抽离，
基于 MEMS 工艺。通过将立体微波腔转换为玻璃- 可以增加键合点的数量，获得更好的键合质量。阳
硅键合的二维平面漂移腔，并与之对应实现平面化 极 键 合的 MEMS 谐 振 器 ， 真 空 漏 率 达 到 3.85×
的束源腔和准直通道，原子束钟的体积和质量均降 10 Pa·m /s ， 碱 金 属 原 子 气 室 可 实 现 10 ~
−11
3
[15]
−9
低了 2～3 个数量级，实现了真正的微型化和低功 10 Pa·m /s [16-17] 。
3
−13
耗。芯片级原子束钟既具备微波原子束钟频率稳 阳极键合原理如图 2 所示 ，对玻璃和硅片施
[18]
定性高的固有优点，又具有 CPT 芯片原子钟的体积
加压力使之紧密贴合，保持几百度加温，对玻璃加
小、功耗低的特点，有很好的综合优势和应用前景。 +
负电压，硅片加正电压。玻璃中 Na 受电场作用，
然而迄今为止，国内芯片级原子束钟的相关报 2−
向远离接触面的方向漂移，同时 O 在接触面附近
道和原型器件很少。本文拟对该器件特别是其真
积聚，形成带负电的耗尽层。耗尽层在接触面硅片
空腔的关键制备技术进行系统研究，采用深硅刻蚀
中诱生镜像正电荷，产生强静电力，电场撤去后静
技术实现准直通道微加工，采用定位边错位接触技
电力不会全部消失。高温下，紧密接触的表面发生
术，以及边缘镀膜导电技术解决多层键合结构的中
化学反应，会形成牢固的 Si-O 化学键。静电力和
间电极引出问题，减少反向电场的解键合效应，实
化学键共同作用，使硅片和玻璃结合一体。阳极键
现高强度键合和高气密封装，为实现芯片级原子束
合开始后随着玻璃和硅片贴合面积增至最大，电流
钟，以及其他相关量子器件系统奠定基本工艺基础。
迅速增大达到峰值；而后随界面 Si-O 化合物增多

1 问题分析 及耗尽层增宽，电流逐渐减小并稳定在一个极小值。
芯片级原子束钟真空腔的物理结构如图 1 所
示，包括玻璃盖板、上层硅片、中层玻璃、下层硅片 电极
和玻璃底板，上层硅片包含束源区透光孔和漂移区 Na + Na + Na + Na + Na + 玻璃
−
孔，中层玻璃包含漂移区孔，下层硅片包含束源区孔、
电源 O 2− O 2− O 2− O 2− O 2− 耗尽层
漂移区孔和准直通道。准确设计准直通道尺寸和 + Si 4+ Si 4+ Si 4+ Si 4+ Si 4+
硅片
各层厚度，保证通道相对漂移腔水平及垂直均居中。
玻璃图形通过激光切割或超声加工，硅片图形 电极
[8]
视具体结构及工艺要求采用化学腐蚀 ，或者深反
应离子刻蚀 （DRIE）方法。多层结构封装通过键 图 2 阳极键合原理示意图
[9]
合技术实现，可以从阳极键合、共晶键合、熔融键 Fig. 2 Schematic diagram of anodic bonding principle