Page 26 - 《真空与低温》2025年第3期

陈越中等：背栅型纳米真空沟道晶体管阵列的电学特性及其高频小信号等效电路模型研究 297

作用依赖于栅极介电层的特性。如图 5（a）所示， 从图 5（b）可以看出，随着栅极介电层厚度的增加，
随着栅极介电层厚度（t ox ）的增加，器件的跨导（g m ） 栅极与阴极间的极间电容 C g 也随之增大，C g 可以
c
c
呈现出下降趋势（其中，阴极尖端 d=200 nm，阳极 通过式（9）计算：
εS
电压 V a =30 V，栅极电压 V g =10 V）。这主要是栅极 C gc = （9）
kt ox
介电层厚度的增加导致栅极与阴极之间的距离增 式中：S 为栅极-阴极间的相对面积；ε 为介电系数；
大，从而削弱了栅极对阴极的电场调控能力。此外， k 为静电力常量；t o 为栅极介电层厚度。
x

7.0
0.36
6.5
0.35
6.0 0.34
g m /μS 5.5 C gc /fF 0.33

0.32
5.0
0.31
4.5
0.30
10 15 20 25 30 10 15 20 25 30
t OX /nm t OX /nm
（a）跨导随栅极介质层厚度t OX 变化 （b）栅极与阴极之间的电容随栅极介质层厚度 t OX 变化

图 5 栅极介质层厚度 t o 对跨导和栅极-阴极电容的影响
x
Fig. 5 The impact of gate dielectric layer thickness on both transconductance and gate-cathode capacitance

由式（8）可得，当栅极-阴极间的相对面积 S、 厚度 t ox =10 nm， 阳 极 电 压 V a =30 V， 栅 极 电 压 V g =
介电系数 ε 以及静电力常量 k 不变的情况下，距离 10 V）。高介电常数材料带来了更大的极间电容，
t o 变大，栅极-阴极间的电容 C g 会成反比关系减小。 这对器件的高频性能往往是不利的，具体表现为响
x
c
这与仿真得到的图 5（b）描述的一致。然而，过薄 应速度和截止频率下降。在实际应用中，选择最适
的介电层会导致较大的电容，从而可能引起频率响 合的栅极介电材料需要在多个性能指标之间取得
应的降低，影响高频性能。 平衡，包括高跨导、低极间电容、低栅极漏电流和
因此，合理选择栅极介电层的厚度对于优化背栅 高截止频率。为了实现这一平衡，必须根据具体的
型纳米真空沟道晶体管的性能至关重要。较薄的介 器件特性和应用需求选择合适的高 k 材料。
电层虽然能够提高器件的跨导，但必须兼顾漏电流和
稳定性问题，同时较薄的介电层则可能带来电容增大、 0.55 HfO 2
栅极−阴极电容 C gc
频率响应下降等副作用。在设计过程中，需权衡栅
极介电层厚度的选择，以实现器件性能的最佳平衡。 0.50
在实际应用中，减小栅极介电层的厚度通常会 栅极−阴极电容 C gc /fF 0.45
导致栅极漏电流的增加，这是固态器件的一个普遍
问题。为了解决这一问题，研究者通常使用高介电 0.40 Si 3 N 4 Al 2 O 3
常数（High-k）材料，这些材料具有比传统的二氧化
0.35
SiO 2
硅（SiO 2 ）更高的介电常数，能够在保持较薄介电层
0 5 10 15 20 25
的同时有效地控制漏电流。常见的高 k 材料包括 介电常数 ε
氮化硅（Si 3 N 4 ）、铝氧化物（Al 2 O 3 ）和二氧化铪（HfO 2 ），
它们具有较高的介电常数，能够在较薄的介电层下 图 6 不同的高 k 材料对栅阴极电容的影响
提供较强的电场调控能力，并且在减少漏电流方面 Fig. 6 The influence of different high-k materials on gate
cathode capacitance
表现较好。图 6 揭示了在相同栅极介质层厚度下
（t ox =10 nm），不同栅极介电层材料对栅极-阴极间 2.3 高频小信号等效电路模型的对比分析
电容 C g 的影响（阴极尖端 d=200 nm，栅极介质层 独特的载流子传输机制使得 NVCTs 具有更优
c