Page 26 - 《软件学报》2025年第9期

软件学报 ISSN 1000-9825, CODEN RUXUEW E-mail: jos@iscas.ac.cn
2025,36(9):3937−3953 [doi: 10.13328/j.cnki.jos.007357] [CSTR: 32375.14.jos.007357] http://www.jos.org.cn
©中国科学院软件研究所版权所有. Tel: +86-10-62562563

*
基于 RISC-V VLIW 架构的混合指令调度算法

李奕瑾 1,2,3 , 杜绍敏 1,3 , 赵家程 1,2,3 , 王雪莹 4 , 查永权 1,2,3 , 崔慧敏 1,2,3

1
(中国科学院 计算技术研究所, 北京 100190)
2
(中国科学院大学, 北京 100049)
3
(处理器芯片全国重点实验室 (中国科学院 计算技术研究所), 北京 100190)
4
(北京邮电大学, 北京 100088)
通信作者: 赵家程, E-mail: zhaojiacheng@ict.ac.cn

摘 要: 指令级并行是处理器体系结构研究的经典难题. VLIW 架构是数字信号处理器领域中提升指令级并行的
一种常用架构. VLIW 架构的指令发射顺序是由编译器决定的, 因此其指令级并行的性能强依赖于编译器的指令调
度. 为了探索 RISC-V VLIW 架构的扩展潜力, 丰富 RISC-V 生态, 研究 RISC-V VLIW 架构的指令调度算法优化.
针对单个调度区域, 整数线性规划调度算法能够得到调度最优解但复杂度较高, 表调度算法复杂度较低但无法得
到调度最优解. 为了结合两种调度算法的优点, 提出了一种 IPC 理论模型指导的混合指令调度算法, 即通过 IPC 理
论模型定位到表调度未达最优解的调度区域, 再对该调度区域进一步实施整数线性规划调度算法. 该理论模型基
于数据流分析技术协同考虑指令依赖和硬件资源, 能够以线性复杂度给出 IPC 的理论上界. 混合调度的核心在于
IPC 理论模型的准确性, 理论模型准确率为 95.74%. 在给定的测评基准上, 提出的理论模型应用于混合指令调度
时, 能够平均认定 94.62% 的调度区域在表调度下已达最优解, 因此仅有 5.38% 的调度区域需再进行整数线性规划
调度. 该混合调度算法能够以接近表调度的复杂度达到整数线性规划调度的调度效果.
关键词: RISC-V; 超长指令字 (VLIW); 整数线性规划 (ILP); 表调度; 理论模型
中图法分类号: TP314

中文引用格式: 李奕瑾, 杜绍敏, 赵家程, 王雪莹, 查永权, 崔慧敏. 基于RISC-V VLIW架构的混合指令调度算法. 软件学报, 2025,
36(9): 3937–3953. http://www.jos.org.cn/1000-9825/7357.htm
英文引用格式: Li YJ, Du SM, Zhao JC, Wang XY, Zha YQ, Cui HM. Hybrid Instruction Scheduling Algorithm for RISC-V VLIW
Architecture. Ruan Jian Xue Bao/Journal of Software, 2025, 36(9): 3937–3953 (in Chinese). http://www.jos.org.cn/1000-9825/7357.htm

Hybrid Instruction Scheduling Algorithm for RISC-V VLIW Architecture
1,3
4
LI Yi-Jin 1,2,3 , DU Shao-Min , ZHAO Jia-Cheng 1,2,3 , WANG Xue-Ying , ZHA Yong-Quan 1,2,3 , CUI Hui-Min 1,2,3
1
(Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100190, China)
2
(University of Chinese Academy of Sciences, Beijing 100049, China)
3
(State Key Lab of Processors (Institute of Computing Technology, Chinese Academy of Sciences), Beijing 100190, China)
4
(Beijing University of Posts and Telecommunications, Beijing 100088, China)
Abstract: Instruction-level parallelism is a fundamental challenge in processor architecture research. Very long instruction word (VLIW)
architecture is widely used in the field of digital signal processing to enhance instruction-level parallelism. In VLIW architecture, the
instruction issue order is determined by the compiler, making its performance highly dependent on the compiler’s instruction scheduling.

* 基金项目: 新一代人工智能国家科技重大专项 (2021ZD0110504); 国家自然科学基金 (U23B2020, 62090024, 62302479); 中国科学院计
算技术研究所创新课题 (E361010, E261110)
本文由“RISC-V 系统软件及软硬协同技术”专题特约编辑武延军研究员、谢涛教授、侯锐研究员、张科正高级工程师、宋威副研究
员、邢明杰高级工程师推荐.
收稿时间: 2024-08-23; 修改时间: 2024-10-15, 2024-11-20; 采用时间: 2024-11-26; jos 在线出版时间: 2024-12-10
CNKI 网络首发时间: 2025-06-11